銷售產品

• 設計模擬
建模和模擬用於透過探索電路和layout topologies佈局拓撲及其行為來做出設計決策。模擬提供了一個“virtual breadboard虛擬麵包板”，我們可以在其中連接我們想要的東西以及我們想要的方式，看看它是如何工作的。我們以互動方式更改設計並重新模擬以查看設計權衡的效果。 HyperLynx 模擬會報告關鍵設計效能指標，可將這些指標與所需值進行比較，以確定設計是否pass或fail以及pass程度​​。 在 PCB 佈局之前執行設計模擬，以定義用於佈局和佈線電路板的實體設計規則。當我們的工具用於 PCB layout佈局時，HyperLynx 中定義的constraints 設計約束將自動轉移到 PCB 佈局中。一旦佈局前設計模擬完成，設計運作margins的預期值就確定了。

• 效能最佳化
當設計複雜且邊距太近時，可能有太多可能的設計權衡需要透過互動式建模和模擬來探索。 HyperLynx 具有multiple automated optimizers多個自動最佳化器，可根據特定效能指標提高設計效能。根據要探索的設計空間的應用和大小，使用不同的方法。對於不複雜的情況，掃描參數分析設定簡單，並提供易於解釋的結果。在中間情況下，基於專家的演算法用於根據特定於應用的知識來選擇用於探索的設計替代方案。在最大、最複雜的情況下，使用response surface techniques響應曲面技術和先進的演算法，自動管理對大設計空間進行正確採樣和瞄準最佳性能區域之間的權衡。每個最佳化過程的輸出是一組改進的設計參數和規則，可以驅動到 PCB 佈局中。

• 分析驗證
驗證分析和模擬用於確保完成的設計已為設計過程的下一步做好準備。 HyperLynx 在線路圖和 PCB layout佈局層級執行驗證：
1. 線路圖驗證可確保電路在功能和電氣方面正確。如果零件接線錯誤、訊號未正確端接或設備使用不相容的電壓電平，那麼投入時間和精力進行建模和模擬就沒有意義。線路圖驗證允許在設計週期中預先識別和修正這些（以及許多其他）問題。
2. 佈局後 PCB 驗證會檢查實際佈局的電路板，以確保正確遵循設計規則，並且不會出現與最終佈局相關的意外後果。設計規則並不完善，而且通常不可能完全遵守。 HyperLynx 使用獨特的「漸進式驗證」方法分階段執行分析，每次都比上一次更詳細、更準確。這種獨特的流程可以盡快解決盡可能多的潛在設計問題，同時需要盡可能少的使用者分析特定專業知識。
驗證分析不必等到線路圖或電路板佈局完成 – 事實上，在設計過程中越早進行分析越好。可以驗證和實施設計的各個部分，以便識別和解決問題。儘早發現問題意味著設計的其他部分不會受到影響，通常情況下，只有在設計完成後才進行分析。

• 使用 HyperLynx，無需額外軟體
HyperLynx 提供一整套由單一供應商預先整合的分析工具，以及經過驗證的工作流程和範例。沒有轉換格式，沒有孤立的專家，沒有瓶頸。

• PCB 設計流程的整合部分
當 HyperLynx 成為使用我們的Schematic線路圖和 PCB 佈局工具的設計流程的一部分時，它的工作效果會更好，並整合到從線路圖到prototype原型設計和批量製造的完整 PCB 設計流程中。

• 自動化分析工作流程
HyperLynx 包含經過驗證的分析工作流程，可讓您「out of the box開箱即用」地提高工作效率。

• 完整的系統級佈局後驗證
HyperLynx 使用關鍵技術推動全系統佈局後驗證：
1. 自動post-layout topology佈局後拓撲提取
2. 整合的 2D、5D 和 3D 電磁模型
3. 基於零件和標準、特定協定的仿真

• 漸進式驗證更快、更輕鬆地發現問題
HyperLynx 漸進式驗證功能分階段分​​析設計，儘早發現問題，無需 SI 和 PI 專家的參與。
1. Expert-based rule checks基於專家的規則檢查
2. Standards-based compliance analysis基於標準的合規性分析
3. Standards-based compliance analysis特定於供應商的模擬

• 可從新手擴展到專家
HyperLynx 提供了廣泛的分析功能和自動化流程，讓每個使用者都可以進行設計分析，無論個人技能等級為何。這提高了設計品質並加快了上市時間。

HyperLynx 被組織成多個分析和驗證應用程序，目的在作為獨立解決方案運行，或作為完整分析和驗證工作流程的整合元件運行。

基於規則的設計驗證 基於專家規則的驗證透過基於可配置規則的設計自動掃描取代了傳統的手動設計審查。這可以快速準確地識別可能的設計問題，儘管基於規則的掃描器標記的並不是所有問題都會成為問題；需要對標記的項目進行審查並採取適當的行動。基於規則的驗證的優點是分析速度快，結果指出需要審查的設計的特定區域，並且比建模和模擬更早、更容易識別問題。
線路圖驗證 HyperLynx Schematic Analysis (HL SA) 可確保線路圖在設計週期中預先在邏輯和電氣方面正確無誤。這可以防止錯誤傳遞到模擬或電路板佈局中，在模擬或電路板佈局中發現這些問題會更加困難，並且還需要隨後對設計進行工程變更。
PCB layout佈局驗證 HyperLynx DRC (HL DRC) 以快速、自動化的分析取代了傳統的、容易出錯的手動視覺佈局後檢查，可以發現與模擬、EMI、信號完整性和電源完整性、封裝和基於合規性的電氣安全問題相關的問題。 HL DRC 建立其發現的問題的詳細列表，並能夠以圖形方式顯示每個問題並突出顯示問題區域。

訊號完整性設計驗證 HyperLynx Signal Integrity (HL SI) 用於高速數位佈局前探索和佈局後驗證。可以分析雙倍資料速率 (DDR) 介面、高速串列通道和通用訊號的訊號品質要求和運作margins。 DDRx將訊號完整性模擬與時序分析結合，檢查所有訊號完整性限制和訊號之間的時序關係，為 DDR 介面提供獨特的全介面驗證。 HyperLynx 執行 JEDEC 協定感知、特定於控制器的分析，並支援 DRAM 技術，包括 DDR3/LPDDR3、DDR4/LPDDR4 和 DDR5/LPDDR5。 GHz透過將自動佈局提取和 3D EM 建模與自動合規性分析協議相結合，可以驗證設計中所有基於 SerDes 的serial links串列通道。 HyperLynx 可以對 250 多種不同的協定和變體執行詳細的協議特定分析，提供所有 EDA 工具中最廣泛的覆蓋範圍。即使您的設計有數百個串列通道，HyperLynx 也可以分析所有這些串列通道並告訴您哪些通過、哪些失敗以及失敗的程度。

電源完整性設計驗證 HyperLynx Power Integrity (HL PI) 執行直流和交流電源傳輸分析，以確保板上的零件以所需的頻率獲得所需的電源。 現代設計需要電力—通常需要非常低的電壓。高功率和低電壓意味著供電網路 (PDN) 的阻抗需要非常低。 HyperLynx 會分析您設計的 PCB 在直流和交流下的行為，以確保元件以所需的電壓和頻率獲得所需的功率。 DC Drop分析穩態電流，以確保零件接收足夠的電壓，電源層和電源通孔中的電流不會超過安全等級。電流密度過高會使電路板區域過熱並導致電路板故障。 Decoupling分析可確保可靠地滿足 IC 開關行為所造成的額外電流瞬態需求。現代 PDN 使用層次結構的去耦電容來滿足這些需求；元件值、佈線和佈局至關重要。 HyperLynx 對完整的 PDN 結構進行建模，以確保元件獲得全速運轉所需的電力。

進階求解器 HyperLynx Advanced Solvers (HL AS) 提供先進的 3D EM 建模，與 HyperLynx 分析流程緊密整合，包括全波、混合和準靜態分析。 高階求解器 (HLAS) 是用於 PCB 和 IC 封裝應用的完整電磁 (EM) 模擬工具系列。它們提供全波、混合和準靜態仿真，可以獨立運行，也可以作為訊號和電源完整性分析流程的緊密整合部分運行。