銷售產品

Hybrid Solver混合求解器應用

HyperLynx 混合求解器透過為每個部分建立模型，將設計分解為走線、平面和過孔，然後使用各種不同的求解器方法來求解整體行為。它假設結構是平面的（或在cables的情況下是橫截面），因此這些分析技術是有效的。與全波求解相比，混合求解器的計算量和記憶體佔用量較少，因此可以模擬較大的結構。其中，使用「切割和拼接」方法透過全波求解器對訊號路徑進行建模，而混合求解器則對整個訊號路徑進行建模並在求解器中執行分解。

HyperLynx 混合求解器非常適合對整個 DDR 介面進行功率感知分析，其中捕捉return path current返迴路徑電流共享和Simultaneous Switching Noise同步切換雜訊 (SSN) 的影響非常重要。它也非常適合全板交流電源完整性、建模去耦電容和 IC 引腳的電源傳輸。混合求解器特別適合電源完整性，因為它可以模擬部分電源平面和相關的邊緣效應。

Power-aware signal integrity

傳統的SI訊號完整性假設訊號具有理想的返迴路徑；始終存在於參考平面上，切換訊號平面層時沒有參考不連續性。傳統上也假設理想功率被傳送到設備的輸出緩衝器。

在現實世界中，流經一個參考平面的返回電流必須找到通往另一個參考平面的連續電氣路徑，這通常涉及附近的stitching vias。返回電流的任何轉移都會產生額外的電感，影響訊號行為，並可能透過稱為返回電流共享的現象導致訊號之間的耦合。類似地，輸出緩衝器的電源軌也不是理想的，如果許多輸出同時沿著相同方向切換，則驅動器電壓可能會下降。電壓下降量取決於輸出邊緣速率、驅動器強度、稱為撬棍電流的開關效應以及為晶片該區域提供服務的高頻電容去耦量。輸出電源軌下降會降低輸出驅動器可用的功率，從而軟化和減慢輸出邊緣速率。這種現象稱為同步切換噪音（SSN）。 SSN 會降低訊號運作margins，在嚴重的情況下，會關閉接收器輸入端的可用眼圖。

使用理想的訊號返迴路徑可以實現快速建模，但卻忽略了走線分割的影響、由於stitching vias不充分而導致的返迴路徑共享、訊號過孔之間的耦合以及通過電源腔體的訊號過孔串擾。包括這些影響可以提供更現實的運作margins估計，但代價是更多的建模和模擬計算時間。這些影響只會減少設計margin，而不會增加。首先使用理想化的返迴路徑運行分析是有意義的 – 因為如果設計在理想情況下沒有通過，那麼它就不會在更現實的情況下通過。

使用理想的 IC 功率會忽略 SSN 的影響，而將電路板的功率傳輸特性納入 IC pin腳的精確模型可以量化這些影響。此分析需要 IC 具有電源感知的 IBIS 模型，並會減慢模擬過程。出於與之前相同的原因，只有在設計通過理想功率分析後才應考慮這些影響。

正確建模和模擬非理想返迴路徑和 SSN 的影響需要一個精確的互連模型，該模型包括訊號走線和電路板電源傳輸網路 (PDN) 的組合行為。 HyperLynx 混合求解器可直接從 BoardSim 建立這些組合互連模型 – 使用者指定感興趣的訊號和頻率，混合求解器建立 S 參數模型，可直接納入 BoardSim 模擬中。

PCB-level power integrity

現代印刷電路板具有多個電源，其中一些電源僅為電路板某些層上的部分平面。準確地建模功率傳輸需要正確地建模這些部分平面以及去耦電容和相關零件寄生參數，以及每個電容扇出結構的環路電感。從不同的 IC 來看，堆疊中的電源層和接地層的位置以及電容的位置和扇出對電源傳輸網路 (PDN) 的阻抗特性有很大影響。

零件在很寬的頻率範圍內消耗電能，從直流電到其內部開關速度（通常以 GHz 為單位）。僅僅提供大量的直流電是不夠的，因為當高速電路切換時，它會產生瞬時電力需求來支援切換事件。由於電磁波以有限的速度傳播，因此沒有時間讓額外的電力流到 VRM 並返回 – 必須有一個可以利用的本地電荷儲存器（電容）。這就是去耦電容在電力傳輸線路中發揮的作用。

實際上，PDN 是一個分散式電容層次結構，從電壓調節器 (VRM) 開始，到 IC 晶片本身上的電容結束。在這兩者之間，電路板上有各種各樣的電容，從散裝電容到 0204 等小型裝置、IC 封裝上的可選電容以及作為 IC 佈局一部分的電容結構。每組電容均滿足依序升高的頻率的電力需求，其中最高頻率的電容位於晶片本身上。

電感是去耦電容的主要限制因素，因為它限制了給定電容可以服務的頻率。因此，電容值、位置和扇出是高頻 PCB 和封裝電容的關鍵特性。與 IC 封裝的電源和接地pin腳相關的電感有效地過濾了輸送到 IC 的電源；超過某個點後，PCB 是否能夠提供高頻功率就不再重要了，因為它無法穿過 PC 封裝到達晶片。封裝和 IC 封裝必須從該點開始將負載向前承載。

因此，電路板級AC電源完整性通常涉及從 VRM 上限（通常為 5-25 kHZ）開始到 IC 封裝電源截止頻率（通常為 25-100 MHz）結束的頻率。 IC 封裝的截止頻率通常會隨著封裝變大而降低，因為封裝電感會增加，因此封裝必須承載更多的高頻負載。

在分析 PCB PDN 時，對去耦電容及其固有寄生電感和電阻、電容扇出的細節以及電容位置和值進行建模至關重要。在不同的 IC pin腳上偵測 PDN 的阻抗，以確定每個 IC 上的 PDN 曲線。

當 PCB 具有簡單的電源平面層（整個平面接地或單一電源）時，可以應用快速 AC 分析方法 – 但很少有現代 PCB 以這種方式製造。當電源層和接地層變得不規則時，需要更詳細的建模來捕捉它們的行為。 HyperLynx Hybrid Solver混合求解器可以準確地捕捉任意形狀的電源和接地平面的行為，包括使用長、寬的走線向各個零件傳送電力。混合求解器無縫整合到進階去耦工作流程中，因此一旦使用者確定要分析的電壓供應並進行設置，混合求解器就會完成剩下的工作。

HyperLynx Hybrid Solver整合性與易用性

HyperLynx 混合求解器是訊號和電源完整性工作流程緊密整合的一部分。在這些工作流程中，自動分析精靈將引導使用者逐步完成設定和分析過程。使用者按照精靈逐步回答每個頁面上的問題，HyperLynx 會完成剩下的工作！

在 HL-SI DDR SI 電源感知工作流程中，混合求解器用於建立包含高速 DDR 訊號以及 PDN 及其交互作用的系統模型。此模型用於檢查非理想返迴路徑和同時開關雜訊的影響。

在 HL-PI 高階去耦工作流程中，混合求解器用於建立 PCB 模型，其中包括 VRM、板級 PDN、去耦電容和要分析 PDN 阻抗的 IC pin腳。

在每種情況下，都會自動提取板級特性，並用於為求解器創建可立即運行的項目，這些項目經過求解和後處理，可產生高效、準確、被動、因果的S 參數模型，然後將其納入系統級模擬。混合求解器輸出的 S 參數模型記錄了每個連接埠的分析和連接細節，以確保在建立完整系統netlist時正確的連接。

Scripting腳本編寫和自動化

SI訊號和PI電源完整性分析是複雜的多步驟過程，更改單一選項可能會顯著影響最終結果。由於這些模擬通常很長、需要大量運算和記憶體，因此確保正確設定模擬並一致執行是至關重要的。如果無法確保一致性且準確地執行模擬，就會在調整和重新模擬上浪費大量時間。

HyperLynx 進階求解器可以互動式執行，也可以透過基於 Python 的自動化執行。這允許使用互動式分析來初始設定、分析和調試設計，以確定最佳模擬設定。然後，隨著設計的迭代，可以透過自動化重複使用這些設置，以確保分析始終以相同的方式運行，報告相同的指標並產生相同的輸出模型。求解器可直接使用互動式命令列腳本環境，以便使用者可以開發和測試其自動化腳本。

HyperLynx Advanced Solver 自動化是整個 HyperLynx 系列更廣泛的腳本框架的一部分，允許建立自動化的多工具分析流程。這種物件導向的腳本框架包括用於power integrity電源完整性、signal integrity訊號完整性和serial link compliance串列通道合規性分析的預先定義流程，使用戶只需幾行自訂程式碼即可運行複雜的分析。

Fast 3D solver應用

由於準靜態方法在單一頻率點解決線路問題，因此與全波方法相比，它們運行速度更快，並且可以處理更大的結構。它們通常用於建立小型零件的封裝模型，其中包括所有設備pin腳的寄生值，包括所有pin腳的pin-pin耦合。

它們也用於 < 1GHz 的模擬應用，其中 PCB 結構可被視為lumped elements集總元件。準靜態方法非常適合模擬應用，因為儘管結構的物理尺寸很小，但 PCB 寄生效應仍會影響電路運作。

整合式的編輯、分析和結果處理

Fast 3D GUI 提供了一個整合環境，用於設計匯入和編輯、模擬設定和執行，然後顯示模擬結果，使用多種標準輸出格式進行後處理和匯出。可以建立專案的多個版本來測試替代方案，然後分別模擬項目並顯示結果。

擷取的寄生參數可以以多種格式匯出，包括 RLGC 表、spice 子電路netlists和 IBIS 模型語法。

HyperLynx Quasi-Static Solver整合性與易用性

Fast 3D 求解器與 Xpedition 整合以支援 AMS 仿真，使用分析從 Xpedition 佈局資料庫中提取 PCB 寄生參數並將其反向註釋到 Designer 線路圖中。此工作流程支援類比電路和電源模組的設計和驗證。

快速 3D 求解器在Hybrid與 FWS 求解器中使用相同的 GUI 環境，這意味著如果需要，它還可以用於解決為其他求解器建立的任何項目。

快速 3D 求解器還可獨立用於封裝模型擷取和模擬模型建立。可以直接從各種 CAD 格式匯入封裝佈局，進行裁剪、編輯和求解，然後使用 Fast3D 支援的任何類比輸出格式匯出。

Scripting腳本編寫和自動化

SI訊號和PI電源完整性分析是複雜的多步驟過程，更改單一選項可能會顯著影響最終結果。由於這些模擬通常很長、需要大量運算和記憶體，因此確保正確設定模擬並一致執行是至關重要的。如果無法確保一致性且準確地執行模擬，就會在調整和重新模擬上浪費大量時間。

HyperLynx 進階求解器可以互動式執行，也可以透過基於 Python 的自動化執行。這允許使用互動式分析來初始設定、分析和調試設計，以確定最佳模擬設定。然後，隨著設計的迭代，可以透過自動化重複使用這些設置，以確保分析始終以相同的方式運行，報告相同的指標並產生相同的輸出模型。求解器可直接使用互動式命令列腳本環境，以便使用者可以開發和測試其自動化腳本。

HyperLynx Advanced Solver 自動化是整個 HyperLynx 系列更廣泛的腳本框架的一部分，允許建立自動化的多工具分析流程。這種物件導向的腳本框架包括用於power integrity電源完整性、signal integrity訊號完整性和serial link compliance串列通道合規性分析的預先定義流程，使用戶只需幾行自訂程式碼即可運行複雜的分析。

優化挑戰

透過仿真，設計人員可以在發布prototype原型進行製造之前，使用數位孿生來分析、調試和優化電子設計。透過降低實驗室測試期間出現問題（可能需要重新製作電路板）的可能性，可以製作出更堅固、可靠且經濟高效的電路板。

模擬還允許用戶探索其設計的替代版本，以提高可靠性、速度或margin，或降低整體製造成本。當使用模擬作為最佳化工具時，所執行分析的複雜性通常會分階段增加：

• 簡單迭代 (Simple iteration)
  最初，使用者每次修改一個設計，然後重新模擬變化。這對於簡單的研究非常有效，並且新的模擬用戶也很容易理解。當只需研究一兩個設計參數（變數）且使用者可以根據先前研究的結果輕鬆確定下一個研究要使用的參數值時，此方法效果最佳。
• 掃描參數分析 (Swept-parameter analysis)
  當需要研究的設計參數組合（排列）的數量變得非常多時，就需要一種更一致、更有條理的方法。掃描參數分析讓使用者定義要研究的參數和相關值，然後使用自動化方法來模擬每個情況的行為，建立結果表格，以便確定最佳結果。此方法的關鍵在於選擇一個定量指標或品質因數——從模擬結果中得出的數值，可以作為設計行為的指示。掃描參數分析分為兩類：全面分析（探索所有設計變數的所有組合）和簡化集分析（僅探索所有組合的子集）。簡化集合分析很重要，因為隨著變數和值的添加，完整分析中的排列數量會迅速增加。全面分析會評估所有變數的所有組合，無論它們是否有意義。精簡集合分析允許使用者利用他們的設計直覺並指定限制探索案例數量的方法，從而有助於在這些條件下保持模擬時間的可控性。
• 響應面分析(Response surface analysis)
  對於大型研究，需要探索的案例數量可能增長到數百萬，傳統的探索已不再可能。在這些情況下，必須使用先進的數學取樣方法非常有效地挑選出要模擬的所有排列的子集，因為只有總排列計數的一小部分可以實際模擬。這就是高階最佳化工具的作用——使用者定義要探索的設計變數和值的範圍（design space設計空間）、用於比較設計行為的輸出指標（responses回應）、定義設計成功的回應值或失敗（design targets設計對象），並且對於每個回應，其意圖是最大化還是最小化其價值（design goals設計目標）。響應面被定義為由輸入範圍內的每個度量的值所創建的 n 維空間 – 簡單地說，就是輸出值的圖。當僅存在一個變數時，響應曲面是二維（xy）圖或曲線。當存在兩個輸入變數時，響應曲面是一個 3D 圖，其中輸出指標繪製在 Z 軸上。當有三個輸入變數時，響應曲面變成四維，依此類推。這些高階響應介面對於人類來說很難內化，但除了所需的時間、記憶體和計算之外，額外的複雜性對電腦和數學演算法沒有太大影響。因此，先進的最佳化工具（HL-DSE 就是其中之一）將基於響應面的分析與複雜的數值演算法相結合，使用模擬實驗盡可能高效、全面地自動研究大型設計空間。

快速、高效的優化

利用盡可能最少的模擬並有效地探索大型設計空間是一項艱鉅的任務，需要結合先進的分析技術。對於這兩個相互衝突的需求，需要一種平衡的方法：

1. 集中精力於任何有希望的結果，以快速找到其最佳值。當對設計空間進行初始取樣時，所選的值很少會產生最佳值。相反，它們會產生梯度，經過處理後可以在響應面上找到最佳位置（通常是局部最大值/最小值）。集中在局部（而非全局）最優結果需要額外的模擬實驗，但最終這些實驗並不能幫助找到全局最優。

2. 確保整個設計空間得到充分採樣。想像一下一個雞蛋盒，其中的峰和谷都略有不同。存在許多不同的局部最小值和最大值 – 但每個局部最小值和最大值只有一個全局值。初始採樣後很容易找到局部梯度和局部峰值/谷值 – 但很難確保找到全局值。必須對整個空間進行充分採樣，以便在過程結束時找到全局最大值/最小值。

SHERPA 演算法

平衡這兩個不同的要求是一項艱鉅的任務，需要先進的技術來評估每個響應，因為它可以評估響應曲面的數值順序並確定下一個要運行的實驗。對於大多數優化器來說，這需要對所要解決的問題和搜尋演算法本身有相當的了解，以「調整」演算法的控制參數。

透過 HL-DSE，SHERPA 演算法會在分析運行時評估回應並自動調整演算法。 HL-DSE 在分析過程中產生響應圖，顯示從每次模擬實驗中獲得的值。

在此圖中，HL-D​​SE 有兩個品質因數和相關目標：

• 優化紅色值
• 最小化藍色值

藍線顯示了提高藍色指標值的實驗歷史。在輸入值的可能排列組合總共有 82,500 種，本次分析的預算為 100 次模擬。

在 25 次模擬中，SHERPA 能夠快速找到每個指標的接近最優值。

結果可視化

由於所研究問題的複雜性，先進的最佳化技術只能對整個設計空間的一小部分進行取樣。能夠快速有效地視覺化分析結果是執行通孔優化等過程的關鍵部分。

HyperLynx Design Space Exploration設計空間探索提供了豐富的輸出繪圖功能，以深入了解設計的行為。其中包括 3D 圖，可以顯示回波損耗如何受到通孔分離和反焊盤直徑的影響。

在此範例中，要最大化回波損耗以提高訊號完整性。這涉及到對每個模擬的結果進行後處理，以報告作為響應度量遇到的最大值，然後找到最小化該響應的輸入變數條件。

定義設計空間

HL-DSE 與 HyperLynx Advanced Solvers 3D Explorer 和 HyperLynx Signal Integrity 預佈局Serial link 串列通道合規流程相集成，每個流程都已經能夠透過掃描參數分析執行設計最佳化。

當模擬案例數量變得無法維持時，使用HL-DSE進行自動最佳化。使用者已定義的設計變數和範圍將傳達給 HL-DSE，使用者可以根據需要進行審查和調整。

定義最佳化目標

從類比輸出（響應）的角度來看，HL-D​​SE 與 3D Explorer 和pre-layout合規性分析緊密整合。使用者已定義的輸出指標被傳遞給HL-DSE，使用者可以在其中添加通過/失敗要求和最佳化目標。

代理模型

在某些應用中，僅僅進行模擬實驗並找到最佳配置是不夠的，因為我們的目標是了解設計在數百萬種情況下的表現。例如，一旦設計得到最佳化，使用者可能希望預測數百萬個單元的製造產量。在這種情況下，變數是設計的參數，但它們的範圍成為人們期望看到的由於製造公差而產生的值的分佈。

執行數百萬次模擬實驗顯然是不切實際的，因此需要創建一個擬合的數學模型或替代模型，以在參數範圍內緊密匹配設計輸入/輸出行為。然後可以使用該替代模型來取代實際的模擬實驗來預測大量條件下的設計行為，從而預測製造產量。