迎接DDR4/DDR5更高速電路設計時代的來臨,讓我們的創意更加易於實現!我們誠邀您參加本次的線上研討會。
透過此研討會您將可以了解:
- Sketch Route
- Tab Routing
- Tunning
- Dynamic Plane
- Constraint Manager
- Net Crossing Gaps
邀請對象
– 硬體設計工程師、PCB 設計工程師
– 訊號完整性約束的項目工程師
活動方式及時間
Webex 3/30 (三) 10:00~10:40 & 15:00~15:40
迎接DDR4/DDR5更高速電路設計時代的來臨,讓我們的創意更加易於實現!我們誠邀您參加本次的線上研討會。
– 硬體設計工程師、PCB 設計工程師
– 訊號完整性約束的項目工程師
Webex 3/30 (三) 10:00~10:40 & 15:00~15:40