在新型功率元件Layout設計上經常會遇到各種任意曲線與對稱的結構設計需求；此外功率元件的設計也沒有晶圓廠設計套件(Design Kit)的支援，經常需要以人工的方式對Layout進行繁瑣的驗證和檢查。

面對以上挑戰，本次研討會內容將詳細介紹Tanner L-edit如何克服元件多樣化、參數不連續及幾何形狀複雜的Layout問題。以及藉由Calibre及相關DRC驗證技術，確保準確的設計驗證，降低光罩錯誤成本，縮短產品上市時程，提升半導體功率元件的設計效率。